summaryrefslogtreecommitdiff
path: root/drivers/clk/tegra/clk-pll.c
AgeCommit message (Expand)Author
2014-05-27Merge tag 'clk-tegra-fixes-3.15' of git://nv-tegra.nvidia.com/user/pdeschrijv...Mike Turquette
2014-05-16clk: tegra: Fix wrong value written to PLLE_AUXTuomas Tynkkynen
2014-04-17clk: tegra: Fix enabling of PLLEThierry Reding
2014-04-17clk: tegra: Introduce divider mask and shift helpersThierry Reding
2014-04-17clk: tegra: Fix PLLE programmingThierry Reding
2013-12-19clk: tegra: Staticize local variables in clk-pll.cSachin Kamat
2013-11-28clk: tegra: fix __clk_lookup() return value checksWei Yongjun
2013-11-28clk: tegra: Do not print errors for clk_round_rate()Thierry Reding
2013-11-26clk: tegra: Add support for PLLSSPeter De Schrijver
2013-11-26clk: tegra: move fields to tegra_clk_pll_paramsPeter De Schrijver
2013-11-26clk: tegra: use pll_ref as the pll_e parentPeter De Schrijver
2013-11-26clk: tegra: move some PLLC and PLLXC init to clk-pll.cPeter De Schrijver
2013-11-26clk: tegra: Fix clock rate computationThierry Reding
2013-11-26clk: tegra: PLLE spread spectrum controlPeter De Schrijver
2013-06-11clk: tegra: Use override bits when neededPeter De Schrijver
2013-06-11clk: tegra: fix pllre initilizationPeter De Schrijver
2013-06-11clk: tegra: allow PLL m,n,p init from SoC filesPeter De Schrijver
2013-06-11clk: tegra: pllc and pllxc should use pdiv_mapPeter De Schrijver
2013-04-04clk: tegra: Add new fields and PLL types for Tegra114Peter De Schrijver
2013-04-04clk: tegra: move from a lock bit idx to a lock maskPeter De Schrijver
2013-04-04clk: tegra: Add PLL post divider tablePeter De Schrijver
2013-04-04clk: tegra: introduce TEGRA_PLL_HAS_LOCK_ENABLEPeter De Schrijver
2013-04-04clk: tegra: Add TEGRA_PLL_BYPASS flagPeter De Schrijver
2013-04-04clk: tegra: Refactor PLL programming codePeter De Schrijver
2013-01-28clk: tegra: add Tegra specific clocksPrashant Gaikwad